

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 10-004122

(43)Date of publication of application : 06.01.1998

(51)Int.CI. H01L 21/60

(21)Application number : 08-154046

(71)Applicant : HITACHI LTD

(22)Date of filing : 14.06.1996

(72)Inventor : USAMI MITSUO
TSUBOSAKI KUNIHIRO
MIYAMOTO TOSHIO


(54) SEMICONDUCTOR DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To prevent an electrical short-circuit from being generated between surface patterns and a semiconductor chip by a method wherein the surface patterns are formed only within the region, which is arranged in opposition to the inside of the chip on the surface of a substrate.

SOLUTION: Pads 12 consisting of a conductive film are formed on the surface of a semiconductor chip 11, while substrate surface patterns 16 are formed only within the region, which is arranged in opposition to the inside of the chip 11 on the surface of a substrate 14. The chip 11 is bonded to the substrate 14 in opposition to the substrate 14 with an anisotropic conductive bonding agent 13 and is fixed on the substrate 14. As a result, the patterns 16 are respectively connected with substrate rear patterns 17 via conductors filled in connection holes 15 to penetrate the substrate 14.

Accordingly, as a pattern does not exist on the outside of the chip 11, an insulating film is never broken at the end parts of the chip 11 at the time of dicing of a semiconductor wafer, and an electrical short-circuit is never generated between the patterns 16 and the chip 11 by conductive particles in the bonding agent 13.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

Searching PAJ

[Number of appeal against examiner's decision
of rejection]

[Date of requesting appeal against examiner's
decision of rejection]

[Date of extinction of right]

Copyright (C) 1998,2003 Japan Patent Office

CLAIMS

[Claim(s)]

[Claim 1] The substrate which it countered with the semiconductor chip and the semiconductor chip concerned, has been arranged, and was pasted up through the above-mentioned semiconductor chip and the different direction electroconductive glue, The pad which consists of a conductor film formed on the principal plane by the side of the above-mentioned substrate of the above-mentioned semiconductor chip, It has at least the surface pattern which consists of a conductor formed on the front face by the side of the principal plane of the above-mentioned semiconductor chip of the above-mentioned substrate. the above-mentioned pad and the above-mentioned surface pattern It is the semiconductor device which each other is electrically connected through the conductive particle contained in the above-mentioned different direction electroconductive glue, and is characterized by forming the above-mentioned surface pattern only in the field inside the above-mentioned semiconductor chip on the above-mentioned front face of a substrate.

[Claim 2] the connection whose above-mentioned surface pattern penetrates the above-mentioned

substrate -- a hole -- the semiconductor device according to claim 1 characterized by connecting with the rear-face pattern which consists of a conductor film formed on the rear face of the above-mentioned substrate electrically through the conductor with which it filled up inside

[Claim 3] the connection to which the pattern in a substrate which becomes a request portion inside the above-mentioned substrate from a conductor film is formed in the direction of a front face of the above-mentioned substrate, and the above-mentioned surface pattern was formed in the above-mentioned substrate -- a hole -- the semiconductor device according to claim 1 characterized by connecting with the above-mentioned pattern in a substrate electrically through the conductor with which it filled up inside

[Claim 4] The above-mentioned pattern in a substrate is a semiconductor device according to claim 3 characterized for the 1st and 2nd patterns in a substrate with which the distance from the above-mentioned substrate front face differs mutually by *****.

[Claim 5] the above-mentioned surface pattern and the above-mentioned connection -- a semiconductor device given in any 1 of the claims 1-4 characterized by forming the hole substantially only in the field inside the above-mentioned pad

[Claim 6] The thickness of the

above-mentioned semiconductor chip is a semiconductor device given in any 1 of the claims 1-5 characterized by being 200 micrometers or less and 0.1 micrometers or more.

[Claim 7] It is a semiconductor device given in any 1 of the claims 1-6 characterized by for the above-mentioned substrate being the 1st card substrate, and arranging the above-mentioned semiconductor chip at the neutral plane of the 2nd card substrate formed on the rear face of the semiconductor chip concerned, and the card substrate of the above 1st.

[Claim 8] The above-mentioned card substrate is a semiconductor device according to claim 7 characterized by there being more than one.

[Claim 9] The above-mentioned card substrate is the claim 7 characterized by the bird clapper from flexible plastics, or a semiconductor device given in 8.

[Claim 10] The above-mentioned flexible plastics is a semiconductor device according to claim 9 characterized by being a polyethylene terephthalate or a polyvinyl chloride.

[Claim 11] The thickness of the above-mentioned card substrate is a semiconductor device given in any 1 of the claims 7-10 characterized by being 20 micrometers - 300 micrometers.

[Claim 12] The above-mentioned semiconductor chip is a semiconductor device given in any 1 of the claims 1-11

characterized by being Memory LSI or a microcomputer.

[Claim 13] A semiconductor device given in any 1 of the claims 1-12 to which total thickness is characterized by 1mm or less being 50 micrometers or more.

DETAILED DESCRIPTION

[Detailed Description of the Invention]

[0001]

[The technical field to which invention belongs] this invention relates to the especially suitable semiconductor device for creation of a thin IC card or memory card in detail about a semiconductor device.

[0002]

[Description of the Prior Art] The conventional thin shape semiconductor device is described at the 842nd page (the Ohm-Sha Ltd. issue April, 1990 30 1st edition 2nd ***** per day) of an electronic-intelligence communication handbook. A semiconductor chip 31 and a substrate 34 counter mutually by the anisotropy electroconductive glue 33, and this semiconductor device is being fixed, as shown in drawing 3. The surface patterns 35 of each other, such as the pad 32 which consists of a conductive film formed on the above-mentioned semiconductor chip 31, and wiring formed on the substrate 34, are electrically connected by the bump or the above-mentioned anisotropy

electroconductive glue 33.

[0003] Since such connection is made by counteracting mutually and arranging the field of a substrate 34 in which the semiconductor chip 31 in which the pad 32 is formed, and the surface pattern 35 are formed, generally it is called face down bonding. In the case of the face down bonding shown in drawing 3, the pressure welding of the conductive particle to which many conductive small particles are distributed in organic adhesives, and the above-mentioned anisotropy electroconductive glue 33 intervenes between a pad 32 and the surface pattern 35 is carried out to a pad 32 and the substrate pattern 35, and between both is energized.

[0004]

[Problem(s) to be Solved by the Invention] However, the following problems arise in the semiconductor device of the above-mentioned conventional structure. That is, although a semiconductor wafer is divided into two or more semiconductor chips by die JINGU, since this die JINGU carries out high-speed rotation of the plate with which the diamond particle was embedded and is performed, the chip called chipping will produce it in a semiconductor chip in a certain probability.

[0005] The portion which has lacked the edge of a semiconductor chip 41 by dicing at drawing 4 was shown. When the oxide

film 43 currently formed on the semiconductor chip 41 when the chip arose on the edge of a semiconductor chip 41 is partially missing and the conductive particle 47 in adhesives 42 is inserted in this missing portion so that clearly from drawing 4, between semiconductor chips 41 connects with the surface pattern 45 formed on the front face of a substrate 46 too hastily electrically, and it becomes impossible for a semiconductor chip 41 to operate normally. Although the above-mentioned conventional technology was the structure for originally manufacturing a thin IC card and thin memory card with a thickness of 1 millimeter or less, it was difficult to use because of such a problem.

[0006] the purpose of this invention is offering the semiconductor device which can form a thin IC card and thin memory card, without generating an electric short circuit, while being the surface pattern and semiconductor chip which the problem which the above-mentioned Prior art has is solved, and there is no possibility that a chip may arise in the case of die JINGU, and were formed on the front face of a substrate

[0007]

[Means for Solving the Problem] The semiconductor device of this invention for attaining the above-mentioned purpose The substrate which it countered with the semiconductor chip and the semiconductor chip concerned, has been

arranged, and was pasted up through the above-mentioned semiconductor chip and the different direction electroconductive glue, The pad which consists of a conductor film formed on the principal plane by the side of the above-mentioned substrate of the above-mentioned semiconductor chip, It has at least the surface pattern which consists of a conductor formed on the front face by the side of the principal plane of the above-mentioned semiconductor chip of the above-mentioned substrate, the above-mentioned pad and the above-mentioned surface pattern It connects electrically mutually through the conductive particle contained in the above-mentioned different direction electroconductive glue, the above-mentioned surface pattern is formed only in the field inside the above-mentioned semiconductor chip on the above-mentioned front face of a substrate, and it is characterized by having not extended on the outside of the above-mentioned semiconductor chip.

[0008] That is, if the surface pattern has extended not only to the inside of the field inside a semiconductor chip but to the outside field, in the case of the above-mentioned dicing, [near the edge of a semiconductor chip], an insulator layer will be destroyed and the surface pattern of each other will be electrically connected with a semiconductor chip. However, since the surface pattern is

formed only in the field inside a semiconductor chip and has not extended to an outside field in this invention, the insulator layer of a semiconductor chip is destroyed in the case of the dicing of a semiconductor wafer, and there is no possibility that a surface pattern may connect with a semiconductor substrate too hastily electrically.

[0009] the connection whose above-mentioned surface pattern penetrates the above-mentioned substrate -- a hole -- it connects with the rear-face pattern which consists of a conductor film formed on the rear face of the above-mentioned substrate electrically through the conductor with which it filled up inside -- as -- it can ... constitute -- ** If it does in this way, since ejection to the surface pattern shell exterior will not be performed on the front face of a substrate, as for a short circuit, the above-mentioned semiconductor substrate and a surface pattern are prevented effectively electrically.

[0010] the connection which formed the pattern in a substrate which becomes a request portion inside the above-mentioned substrate from a conductor film in the direction of a front face of the above-mentioned substrate, and was formed in the above-mentioned substrate in the above-mentioned surface pattern instead of using the above-mentioned rear-face pattern -- a

hole -- it can be made to connect with the above-mentioned pattern in a substrate electrically through the conductor with which it filled up inside

[0011] Although the distance from the above-mentioned substrate front face may carry out [each other] the above-mentioned pattern in a substrate and may make it like, you may make it contain the 1st and 2nd patterns in a substrate with which the distance from the above-mentioned substrate front face differs mutually.

[0012] the above-mentioned surface pattern and the above-mentioned connection -- a hole can be substantially formed only in the field inside the above-mentioned pad If it does in this way, necessary area will be reduced and accumulation density will improve.

[0013] As for the thickness of the above-mentioned semiconductor chip, 200 micrometers or less, 0.1 micrometers or more, then a desirable result are obtained. By 200 micrometers or more, it becomes weak to bending stress, it becomes easy to break, and by 0.1 micrometers or less, although a request semiconductor circuit is formed in a semiconductor chip, it becomes difficult.

[0014] The above-mentioned substrate is used as the 1st card substrate, and if the above-mentioned semiconductor chip is arranged to the neutral plane of the 2nd card substrate formed on the rear face of this semiconductor chip, and the card

substrate of the above 1st, it can form the various cards which are very hard to damage to bending. The number of the above-mentioned card substrates can also be increased further.

[0015] More than one can be used and, as for the above-mentioned card substrate, a polyethylene terephthalate or a polyvinyl chloride can use the sheet metal of flexible plastics as the above-mentioned card substrate. Moreover, 20 micrometers - 300 micrometers, then a desirable result are obtained in the thickness of the above-mentioned card substrate.

[0016] Memory LSI and microcomputer PUTA can be used as the above-mentioned semiconductor chip, and total thickness can obtain the various, very thin cards of 1mm or less and 50 micrometers or more.

[0017]

[Embodiments of the Invention] In the field used for thin shape mounting of various IC cards, memory card, etc., it can utilize effectively and this invention can be broadly applied to general semiconductor mounting, packaging technology, a surface mount technology, bare chip mounting technology, etc.

[0018] the various ** *****, such as what gold-plated the front face of a plastics particle as mentioned above as the above-mentioned conductive particle contained in the different direction electroconductive glue used for adhesion of a semiconductor chip and a substrate,

a nickel particle, or a golden ball, things come out

[0019] In this invention, it could do, although thickness of a semiconductor chip was made into 200 microns or less, and it has realized the thin IC card extremely. Moreover, by arranging this semiconductor chip to the neutral plane of two cards, it is highly efficient and a thin shape IC card strong against bending is realized. The memory card which uses this semiconductor chip as for example, the memory LSI and a microcomputer, makes a substrate the shape of a card, and is used for 1 millimeter or less, then a digital camera, etc. so much in the thickness of the completed card and which used the flash memory etc. is realized. However, if thin [thinner than 50 micrometers], since it will become practically rather inconvenient, as for the thickness of the completed various cards, it is desirable to carry out within the limits of 50 micrometers - 1mm.

[0020] As the above-mentioned card substrate, the sheet metal of various flexible plastics, such as a polyethylene terephthalate (PET) and a polyvinyl chloride, can be used as mentioned above, and, as for the thickness, it is desirable to usually be referred to as about about 200 micrometers 20 micrometers - 300 micrometers. In the usual case, two upper and lower sides are used and, as for these card substrate, the

above-mentioned semiconductor chip is fixed by the electroconductive glue between these two card substrates.

[0021] Although this invention was applicable to various cards, an example of the planar structure was shown in drawing 7. In this case, on the card substrate, the coil 75 formed of print processes, the thin shape capacitor 74, and the thin integrated circuit 72 are arranged on the card substrate 73 as a conductive pattern, and as shown in drawing 7, it connects electrically mutually.

[0022] A coil 75 generates induced electromotive force in response to the electromagnetic wave from the outside, and supplies energy to the thin shape capacitor 74. Moreover, in response to the information data from the outside, data are passed to the thin shape capacitor 74, or the coil 75 has the operation which makes the data of the thin shape capacitor 74 an electromagnetic wave, and sends them out to the exterior of a card. Thereby, the card for communication with high non-contact appearance reliability was realized.

[0023]

[Example]

<Example 1> Drawing 1 is the cross section showing the 1st example of this invention. As shown in drawing 1, on the front face of the semiconductor chip 11 which consists of Si, the pad 12 which consists of a conductive film is formed, it

counters mutually, and pastes up and the above-mentioned semiconductor chip 11 is being fixed by the substrate 14 by which the substrate surface pattern 16 which consists of a conductive film was formed on the front face, and the different direction electroconductive glue 13.

[0024] The above-mentioned pad 12 and the substrate surface pattern 16 are formed in the position which countered mutually, and in the above-mentioned different direction electroconductive glue 13, a conductive particle with a particle size of 5-10 micrometers distributes, and they are contained. Therefore, the above-mentioned conductive particle put between the pad 12 and the substrate surface pattern 16 serves as an electrical installation medium, and a pad 12 and the substrate surface pattern 16 of each other are electrically connected through the above-mentioned conductive particle. Since this conductive particle is distributed in the above-mentioned different direction electroconductive glue 13, there is no possibility that an electric short circuit may arise between the pads 12 which a lateral flow is not performed, therefore adjoin mutually. the various ** ****, such as what gold-plated the front face of a plastics particle as mentioned above as the above-mentioned conductive particle, a nickel particle, or a golden ball, things come out

[0025] As shown in drawing 1, the above-mentioned substrate surface

pattern 16 is formed only inside the semiconductor chip 11, and does not come out to the outside of a semiconductor chip 11.

[0026] When the substrate surface pattern 16 has extended on the outside of a semiconductor chip 11, there is a possibility that a semiconductor chip 11 may connect with the substrate surface pattern 16 too hastily electrically by the conductive particle in the different direction electroconductive glue 13, [near the edge of a semiconductor chip 11].

[0027] however, the connection which the substrate surface pattern 12 is formed only inside a semiconductor chip 11, and penetrates a substrate 14 in the inside of a semiconductor chip 11 in this example it connects with the substrate rear-face pattern 17 which consists of a conductive film through the conductor with which it filled up into the hole 15, and lead wire is pulled out by the outside of a semiconductor chip 11 from the rear face of a substrate 14. Therefore, there is no possibility that the substrate surface pattern 16 may not exist in the outside of a semiconductor chip 12, consequently an insulator layer 43 may not be damaged by the above-mentioned conductive particle in the edge of a semiconductor chip 12, and a semiconductor chip 11 may connect with the substrate surface pattern 16 too hastily electrically.

[0028] Drawing 2 is drawing showing the plane configuration of the semiconductor

device of this example corresponding to drawing 1. Drawing 1 showed the A-A' cross-section structure of drawing 2. As mentioned above, on the substrate 14, the semiconductor chip 11 is connected by the different direction electroconductive glue 13 by the face down.

DESCRIPTION OF DRAWINGS

[Brief Description of the Drawings]

[Drawing 1] The cross section showing the example 1 of this invention,

[Drawing 2] The plan showing the example 1 of this invention,

[Drawing 3] The cross section showing the structure of the conventional semiconductor device,

[Drawing 4] The cross section for explaining an electric short circuit,

[Drawing 5] The cross section showing the example 2 of this invention,

[Drawing 6] The cross section showing the example 3 of this invention,

[Drawing 7] Drawing showing the plane configuration of the parts in the card by this invention.

[Description of Notations]

11 [-- A different direction electroconductive glue 14 / -- Substrate,] -- A semiconductor chip, 12 -- A pad, 13 15 -- connection -- a hole, 16 -- substrate surface pattern, and 17 -- substrate rear-face pattern -- 31 [-- A different direction electroconductive glue 34 / -- Substrate,] -- A semiconductor chip, 32 --

A pad, 33 35 [-- Adhesives, 43 / -- Oxide film,] -- A substrate surface pattern, 41 -- A semiconductor chip, 42 45 [-- A conductive particle, 51 / -- Semiconductor chip,] -- A substrate surface pattern, 46 -- A substrate, 47 52 [-- Substrate inner layer pattern,] -- A pad, 53 -- 54 A different direction electroconductive glue, 58 55 and 57 -- connection -- a hole and 56 -- a substrate, 59 -- substrate surface pattern, and a 59a -- substrate rear-face pattern -- 61 -- semiconductor chip, 62 -- pad, and 63 -- a different direction electroconductive glue, 64, 68 -- substrate inner layer pattern, 65, and 67 -- connection -- a hole, 66 -- substrate, and 69 -- a substrate surface pattern, a 69a -- substrate rear-face pattern, 72 -- integrated circuit, and 73 -- a card substrate, 74 -- thin shape capacitor, and 75 -- coil

(19)日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開平10-4122

(43)公開日 平成10年(1998)1月6日

(51)Int.Cl.⁶

H 01 L 21/60

識別記号

3 1 1

府内整理番号

F I

H 01 L 21/60

技術表示箇所

3 1 1 S

審査請求 未請求 請求項の数13 OL (全 7 頁)

(21)出願番号 特願平8-154046

(22)出願日 平成8年(1996)6月14日

(71)出願人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(72)発明者 宇佐美 光雄

東京都国分寺市東恋ヶ窪一丁目280番地

株式会社日立製作所中央研究所内

(72)発明者 坪崎 邦宏

東京都小平市上水本町五丁目20番1号 株

式会社日立製作所半導体事業部内

(72)発明者 宮本 俊夫

東京都小平市上水本町五丁目20番1号 株

式会社日立製作所半導体事業部内

(74)代理人 弁理士 高橋 明夫

(54)【発明の名称】 半導体装置


(57)【要約】

【課題】 半導体チップを異方導電性接着剤によって基板に取り付ける際の、半導体チップの端部における電気的短絡の発生を防止する。

【解決手段】 半導体チップ11上に形成されたパッド12に接続される、基板14上に形成された基板表面パターン16が、半導体チップ11の内側のみに形成され、半導体チップ11の外側に延在していない。

【効果】 半導体チップ11の端部における電気的な短絡の発生を防止できる。

図1



1

【特許請求の範囲】

【請求項1】半導体チップと、当該半導体チップと対向して配置され上記半導体チップと異方導電性接着剤を介して接着された基板と、上記半導体チップの上記基板側の主面上に形成された導電体膜からなるパッドと、上記基板の上記半導体チップの主面側の表面上に形成された導電体からなる表面パターンを少なくとも有し、上記パッドと上記表面パターンは、上記異方導電性接着剤中に含まれる導電性粒子を介して互いに電気的に接続され、上記表面パターンは、上記基板表面の上記半導体チップの内側の領域内のみに形成されていることを特徴とする半導体装置。

【請求項2】上記表面パターンは、上記基板を貫通する接続孔内に充填された導電体を介して、上記基板の裏面上に形成された導電体膜からなる裏面パターンと電気的に接続されていることを特徴とする請求項1に記載の半導体装置。

【請求項3】上記基板の内部の所望部分には、導電体膜からなる基板内パターンが上記基板の表面方向に形成されており、上記表面パターンは、上記基板に形成された接続孔内に充填された導電体を介して上記基板内パターンと電気的に接続されていることを特徴とする請求項1に記載の半導体装置。

【請求項4】上記基板内パターンは、上記基板表面からの距離が互いに異なる第1および第2の基板内パターンを含むことを特徴とする請求項3に記載の半導体装置。

【請求項5】上記表面パターンおよび上記接続孔は、上記パッドの内側の領域内のみに実質的に形成されていることを特徴とする請求項1から4のいずれか一に記載の半導体装置。

【請求項6】上記半導体チップの厚さは200μm以下、0.1μm以上であることを特徴とする請求項1から5のいずれか一に記載の半導体装置。

【請求項7】上記基板は第1のカード基板であり、上記半導体チップは当該半導体チップの裏面上に形成された第2のカード基板と上記第1のカード基板の中立面に配置されていることを特徴とする請求項1から6のいずれか一に記載の半導体装置。

【請求項8】上記カード基板は複数個あることを特徴とする請求項7に記載の半導体装置。

【請求項9】上記カード基板は可撓性プラスチックからなることを特徴とする請求項7若しくは8に記載の半導体装置。

【請求項10】上記可撓性プラスチックはポリエチレンテレフタレート若しくはポリ塩化ビニルであることを特徴とする請求項9に記載の半導体装置。

【請求項11】上記カード基板の厚さは20μm～300μmであることを特徴とする請求項7から10のいずれか一に記載の半導体装置。

【請求項12】上記半導体チップはメモリLSI若しく

2

はマイクロコンピュータであることを特徴とする請求項1から11のいずれか一に記載の半導体装置。

【請求項13】全厚さが1mm以下50μm以上であることを特徴とする請求項1から12のいずれか一に記載の半導体装置。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は半導体装置に関し、詳しくは、薄型のICカードやメモリカードの作成に特に好適な、半導体装置に関する。

【0002】

【従来の技術】従来の薄型半導体装置は、例えば電子情報通信ハンドブック（オーム社発行1990年4月30日第1版第2刷発行）第842頁に記されている。この半導体装置は、図3に示したように、半導体チップ31と基板34が異方性導電性接着剤33によって互いに対向して固定されている。上記半導体チップ31上に形成された導電性膜からなるパッド32と基板34上に形成された配線など表面パターン35は、パンプまたは上記異方性導電性接着剤33によって互いに電気的に接続されている。

【0003】このような接続は、パッド32が形成されている半導体チップ31と表面パターン35が形成されている基板34の面を、互いに対向して配置して行なわれる所以、一般にフェースダウンボンディングと呼ばれている。図3に示したフェースダウンボンディングの場合、上記異方性導電性接着剤33は、有機接着剤の中に多数の小さな導電性粒子が分散されていて、パッド32と表面パターン35の間に介在する導電性粒子が、パッド32と基板パターン35に圧接されて両者の間が通電される。

【0004】

【発明が解決しようとする課題】しかし、上記従来の構造の半導体装置では、下記のような問題が生ずる。すなわち、半導体ウエハはダイシングによって複数の半導体チップに分割されるが、このダイシングは、ダイヤモンド粒子が埋め込まれたプレートを高速回転して行なわれるため、チッピングと呼ばれる欠けがある確率で半導体チップに生じてしまう。

【0005】図4に、半導体チップ41のエッジが、ダイシングによって欠けてしまった部分を示した。図4から明らかのように、半導体チップ41のエッジに欠けが生ずると、半導体チップ41上に形成されていた酸化膜43が部分的に欠落し、この欠落した部分に接着剤42の中の導電性粒子47がはさみ込まれると、基板46の表面上に形成された表面パターン45と半導体チップ41の間が電気的に短絡してしまい、半導体チップ41が正常に動作できなくなる。上記従来技術は、本来は、厚さ1ミリメートル以下の薄型のICカードやメモリカードを製造するための構造であるにもかかわらず、このよ

うな問題のために実用が困難であった。

【0006】本発明の目的は、上記從来の技術の有する問題を解決し、ダイシングの際に欠けが生ずる恐れがなく、基板の表面上に形成された表面パターンと半導体チップの間に電気的な短絡を発生することなしに、薄いICカードやメモリカードを形成することができる半導体装置を提供することである。

【0007】

【課題を解決するための手段】上記目的を達成するための本発明の半導体装置は、半導体チップと、当該半導体チップと対向して配置され上記半導体チップと異方導電性接着剤を介して接着された基板と、上記半導体チップの上記基板側の主面上に形成された導電体膜からなるパッドと、上記基板の上記半導体チップの主面側の表面上に形成された導電体からなる表面パターンを少なくとも有し、上記パッドと上記表面パターンは、上記異方導電性接着剤中に含まれる導電性粒子を介して互いに電気的に接続されており、上記表面パターンは、上記基板表面の上記半導体チップの内側の領域内のみに形成され、上記半導体チップの外側には延在されていないことを特徴とする。

【0008】すなわち、表面パターンが半導体チップの内側の領域内のみではなく、外側の領域にも延在していると、上記ダイシングの際に半導体チップの端部近傍において、絶縁膜が破壊され、半導体チップと表面パターンが互いに電気的に接続されてしまう。しかし、本発明では、表面パターンが半導体チップの内側の領域内のみに形成されており、外側の領域に延在していないので、半導体ウェハのダイシングの際に、半導体チップの絶縁膜が破壊されて、半導体基板と表面パターンが電気的に短絡される恐れはない。

【0009】上記表面パターンは、上記基板を貫通する接続孔内に充填された導電体を介して、上記基板の裏面上に形成された導電体膜からなる裏面パターンと電気的に接続されるように構成することができ。このようにすれば、表面パターンから外部への取り出しが、基板の表面上で行われないので、上記半導体基板と表面パターンが電気的に短絡は効果的に防止される。

【0010】上記裏面パターンを用いる代わりに、上記基板の内部の所望部分に、導電体膜からなる基板内パターンを上記基板の表面方向に形成し、上記表面パターンを上記基板に形成された接続孔内に充填された導電体を介して上記基板内パターンと電気的に接続させることができる。

【0011】上記基板内パターンは、上記基板表面からの距離が互いに等しくてもよいが、上記基板表面からの距離が互いに異なる第1および第2の基板内パターンを含むようにしてもよい。

【0012】上記表面パターンおよび上記接続孔は、上記パッドの内側の領域内のみに実質的に形成できる。こ

のようにすれば、所要面積は節減されて、集積密度は向上する。

【0013】上記半導体チップの厚さは200μm以下、0.1μm以上とすれば好ましい結果が得られる。200μm以上では曲げ応力に対して弱くなつて、折れやすくなり、0.1μm以下では、所望半導体回路を半導体チップに形成するが困難になる。

【0014】上記基板は第1のカード基板とし、上記半導体チップをこの半導体チップの裏面上に形成された第10のカード基板と上記第1のカード基板の中立面に配置すれば、曲げに対して極めて破損し難い各種カードが形成できる。上記カード基板の数をさらに増加することもできる。

【0015】上記カード基板は複数個用いることができ、上記カード基板としては、ポリエチレンテレフタレート若しくはポリ塩化ビニルなど、可撓性プラスチックの薄板を用いることができる。また、上記カード基板の厚さを20μm～300μmとすれば好ましい結果が得られる。

【0016】上記半導体チップとしてはメモリLSIやマイクロコンピュータを用いることができ、全厚さが1mm以下、50μm以上という極めて薄い各種カードを得ることができる。

【0017】

【発明の実施の形態】本発明は、各種ICカードやメモリカードなどの薄型実装に用いられる分野で有効に活用することができ、一般の半導体実装やパッケージング技術、表面実装技術およびペアチップ実装技術などに広範囲に応用できる。

【0018】半導体チップと基板の接着に用いられる異方導電性接着剤中に含まれる、上記導電性粒子としては、上記のように、例えばプラスチック粒子の表面を金メッキしたもの、ニッケル粒子、あるいは金ボールなど各種用いることができる。

【0019】本発明では、半導体チップの厚さを200ミクロン以下とするができる、それによって、極めて薄型のICカードを実現できた。また、この半導体チップを、2枚のカードの中立面に配置することによって、高機能で曲げに強い薄型ICカードが実現される。この半

【0020】上記カード基板としては、上記のようにポリエチレンテレフタレート(PET)やポリ塩化ビニルなど各種可撓性プラスチックの薄板を使用することがで

き、その厚さは $20\text{ }\mu\text{m}\sim300\text{ }\mu\text{m}$ 、通常は約 $200\text{ }\mu\text{m}$ 程度とするのが好ましい。通常の場合、これらカード基板は、上下2枚が用いられ、これら2枚のカード基板の間に上記半導体チップが導電性接着剤によって固定される。

【0021】本発明は各種カードに適用できるが、その平面構造の一例を図7に示した。この場合カード基板上には、導電性パターンとして、印刷法によって形成されたコイル75、薄型コンデンサ74および薄型の集積回路72がカード基板73上に配置されており、図7に示したように互いに電気的に接続されている。

【0022】コイル75は、外部からの電磁波を受けて誘導起電力を発生し、薄型コンデンサ74にエネルギーを供給する。また、コイル75は、外部からの情報データを受けて、薄型コンデンサ74にデータを渡したり、薄型コンデンサ74のデータを、電磁波にしてカードの外部へ送り出す作用を有している。これにより、非接触出信頼性の高い通信用カードが実現された。

【0023】

【実施例】

〈実施例1〉図1は本発明の第1の実施例を示す断面図である。図1に示したように、S1からなる半導体チップ11の表面上には、導電性膜からなるパッド12が形成されており、上記半導体チップ11は、導電性膜からなる基板表面パターン16が表面上に形成された基板14と、異方導電性接着剤13によって互いに對向して接着され、固定されている。

【0024】上記パッド12と基板表面パターン16は、互いに對向した位置に形成されており、上記異方導電性接着剤13の中には、粒径 $5\sim10\text{ }\mu\text{m}$ の導電性粒子が分散して含まれている。そのため、パッド12と基板表面パターン16の間にはさみ込まれた上記導電性粒子が電気的接続媒体となり、パッド12と基板表面パターン16は、上記導電性粒子を介して互いに電気的に接続される。この導電性粒子は上記異方導電性接着剤13の中に分散されているので、横方向の導通が行われることはなく、そのため、互いに隣接するパッド12の間で電気的な短絡が生ずる恐れはない。上記導電性粒子としては、上記のように、例えばプラスチック粒子の表面を金メッキしたもの、ニッケル粒子、あるいは金ボールなど各種用いることができる。

【0025】図1に示したように、上記基板表面パターン16は、半導体チップ11の内側のみに形成されており、半導体チップ11の外側に出ることはない。

【0026】基板表面パターン16が半導体チップ11の外側に延在していると、半導体チップ11の端部近傍において、異方導電性接着剤13の中の導電性粒子によって基板表面パターン16と半導体チップ11が、電気的に短絡してしまう恐れがある。

【0027】しかし、本実施例においては、基板表面バ

ターン12は半導体チップ11の内側のみに形成され、半導体チップ11の内側において基板14を貫通する接続孔15中に充填された導電体を介して、導電性膜からなる基板裏面パターン17に接続され、基板14の裏面より半導体チップ11の外側にリード線が引き出される。そのため、半導体チップ12の外側には基板表面パターン16が存在せず、その結果、半導体チップ12の端部において絶縁膜43が上記導電性粒子によって破損されることではなく、基板表面パターン16と半導体チップ11が電気的に短絡される恐れはない。

【0028】図2は、図1に対応した本実施例の半導体装置の平面配置を示す図である。図2のA-A'断面構造を示したのが図1である。上記のように、基板14の上には、異方導電性接着剤13によって、半導体チップ11がフェースダウンで接続されている。パッド12は、周知の位置合わせ技術を用いて基板表面パターン16の所定の位置に対応して形成されている。各基板表面パターン16は、接続孔15内に充填された導電体によって基板裏面パターン17に接続されて、半導体チップ11の外側に取り出され、基板14上に形成された他の部品の端子(図示せず)と接続されている。

【0029】上記のように、半導体チップ11の正面側と基板14の表面は、互いに對向して異方導電性接着剤によって接着されている。基板14の表面上に形成された導電体からなる基板表面パターン16は、半導体チップ11の外部に出ることなく、すべて半導体チップ11の内側内に形成されているため、半導体チップ11の端部における上記導電性粒子による電気的短絡は完全に防止される。

【0030】また、基板14の表面上に形成された基板表面パターン16は、接続孔15および基板裏面パターン17を介して、基板14の裏側から半導体チップ11の外部に引き出される。各種カードなどの場合、基板は最小限2層であることが一般的であるので、このような構造の形成には、大量生産に使用されている既存技術を活用することができ、経済的な問題が発生することはない。

【0031】〈実施例2〉図1に示した上記実施例1では、基板14の表面上に形成された基板表面パターン16は、基板14を貫通する接続孔15を介して、基板14の裏面側に形成された基板裏面パターン17に接続され、半導体チップ11の外側に取り出されていた。

【0032】本実施例は、基板を貫通しない接続孔を用い、外部へ取り出すための導電体パターンを基板内に設けた例である。

【0033】図5に示したように、本実施例においても、上記実施例と同様に半導体チップ11の正面側を基板14の表面に對向させ、異方導電性接着剤13によって互いに接着されている。しかし、本実施例では、基板表面パターン52を外部へ取り出すための第1および第

2の基板内層パターン54、58は、基板56内の深さが互いに異なる位置に形成されており、深さが互いに異なる接続孔55、57内に充填された導電体を介して基板表面パターン52に電気的に接続されている。

【0034】本実施例においても、基板56の表面上に形成された導体の基板表面パターン59は、半導体チップ51の内側のみに形成され、半導体チップ51の外部に出る部分がないので、上記実施例1と同様に、半導体チップ51の端部における上記導電性粒子による電気的短絡は完全に防止された。

【0035】(実施例3) 本発明の第3の実施例を図6を用いて説明する。本実施例では、半導体チップ61の正面側は基板66の表面に対向され、異方導電性接着剤63によって両者は互いに接着されている。上記基板56の表面上に形成された基板表面パターン69および接続孔65、67の位置は、上記半導体チップ61上に形成されたパッド62の範囲内にあるので、パターン密度は著しく向上された。

【0036】すなわち、図6に示したように、本実施例において、パッド62が表面上に形成された半導体チップ61は、基板表面パターン69が表面上に形成された基板66と、異方導電性接着剤63によって接着されている。基板表面パターン69は、第1の接続孔65および第2の接続孔67を介して、第1の基板内層パターン64および第2の基板内層パターン63に、それぞれ接続されている。基板裏面パターン69aは半導体チップ61の裏面を自由に使用することが可能となることは上記実施例1、2と同じである。

【0037】本実施例では、基板表面パターン69およびこれと接続された第1および第2の接続孔65、67が、いずれも半導体チップ61上に形成されたパッド62の下方部分に形成されており、パッド62の外部にはほとんど出ておらず、実質的にパッド62の内側内のみに形成されている。そのため、基板表面パターン69の占有面積が著しく低減され、多くの端子を極めて高密度に取り出すことが可能になった。なお、本実施例では、導電性パターンを基板内部に形成した例をしめしたが、

図1に示したような裏面パターン17を用いた場合にも適用でき、同様な効果が得られることはいうまでもない。

【0038】

【発明の効果】上記説明から明らかなように、本発明によれば、基板上に形成された基板表面パターンが、半導体チップの内側内のみに形成され、半導体チップの外側に延在していない。そのため、半導体チップと基板を、異方導電性接着剤によってフェイスダウンで基板に取り付ける際の、半導体チップの端部における電気的短絡の発生を効果的に防止することができ、半導体装置の信頼性を著しく向上することができる。

【図面の簡単な説明】

【図1】本発明の実施例1を示す断面図、

【図2】本発明の実施例1を示す平面図、

【図3】従来の半導体装置の構造を示す断面図、

【図4】電気的な短絡を説明するための断面図、

【図5】本発明の実施例2を示す断面図、

【図6】本発明の実施例3を示す断面図、


20 【図7】本発明によるカードにおける部品の平面配置を示す図。

【符号の説明】

1 1…半導体チップ、1 2…パッド、1 3…異方導電性接着剤、1 4…基板、1 5…接続孔、1 6…基板表面パターン、1 7…基板裏面パターン、3 1…半導体チップ、3 2…パッド、3 3…異方導電性接着剤、3 4…基板、3 5…基板表面パターン、4 1…半導体チップ、4 2…接着剤、4 3…酸化膜、4 5…基板表面パターン、4 6…基板、4 7…導電性粒子、5 1…半導体チップ、5 2…パッド、5 3…異方導電性接着剤、5 4、5 8…基板内層パターン、5 5、5 7…接続孔、5 6…基板、5 9…基板表面パターン、5 9a…基板裏面パターン、6 1…半導体チップ、6 2…パッド、6 3…異方導電性接着剤、6 4、6 8…基板内層パターン、6 5、6 7…接続孔、6 6…基板、6 9…基板表面パターン、6 9a…基板裏面パターン、7 2…集積回路、7 3…カード基板、7 4…薄型コンデンサ、7 5…コイル。


【図1】

図1




【図2】

図2




【図3】

図3




【図4】

図4




【図5】

図5



【図6】

図6



【図7】

図7

